Reflow 공정 시 PCB warpage 산포예측 – 제작두께 편차를 고려한 몬테카를로 분석

1. 배경 작년 (2020) 5나노 공정을 적용한 반도체가 최초로 양산에 성공했습니다. 15년 전 65나노 공정과 비교했을 때 비약적인 발전이라 할 수 있겠습니다. 이와 같이 반도체 크기가 작아짐에 따라 칩을 실장하는 인쇄회로기판 (PCB)의 두께 또한 작아지고 있으나 이는